This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ÁRE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 60163336

(51) Intl. Cl.: G06F 15/16

(22) Application date: 23.07.85

(30) Priority:

(43) Date of application

publication: (84) Designated

02.02.87

(71) Applicant: NEC CORP (72) Inventor: HORII SHOHEI

(74) Representative:

(54) ONE-CHIP **MICROCOMPUTER**


contracting states:

(57) Abstract:

PURPOSE: To perform the processing of two microprocessors at a time by shifting the timing to give accesses to a ROM and a RAM of both microprocessors from each other.

CONSTITUTION: A 1-chip microcomputer contains the 1st and 2nd CPU which share a ROM and a RAM. The phase are shifted by 180° between both CPU in terms of the timing to give accesses to a ROM 30 and a RAM 40. The 2nd CPU gives an access to the RAM 40 while the 1st CPU gives an access to the ROM 30. This access relation can be reversed between both CPU. That is, these two CPU can be processed at a time while they share the ROM 30 and the RAM 40. Furthermore the proper processing of each CPU is possible through a branching action after deciding by a CPU deciding instruction contained in a program whether this program is presently executed by the 1st or 2nd CPU.

COPYRIGHT: (C)1987,JPO&Japio



⑲ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-24356

@Int Cl.4

識別記号

庁内整理番号

④公開 昭和62年(1987)2月2日

G 06 F 15/16

F-2116-5B

審査請求 未請求 発明の数 1 (全5頁)

図発明の名称

1 チップマイクロコンピユータ

②特 顧 昭60-163336

御出 願 昭60(1985)7月23日

砂発 明 者 井

昌平

東京都港区芝5丁目33番1号 日本電気株式会社内

①出 願

日本電気株式会社

東京都港区芝5丁目33番1号

20代 理 弁理士 内 原

1. 発明の名称

1 チップマイクロコンピュータ

2. 特許請求の範囲

互いにアドレス空間が異なるリードオンメモリ およびランダムアクセスメモリを共有する2つの マイクロコンピュータを内蔵する1チップマイク ロコンピュータであって、マイクロプロセッサの リードオンリメモリをアクセスするタイミングと、 ランダムアクセスメモリをアクセスするタイミン グとをずらすことにより両マイクロプロセッサの 処理を同時に実行するようにしたことを特徴とす る1チップマイクロコンピュータ。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、1チップマイクロコンピュータに関 し、特にBOMおよびBAMを共用する2つのマ イクロプロセッサを内蔵した1チップマイクロコ ンピュータに関する。

〔従来の技術〕

近年、システムの高速化、高機能化、分散処理 化に件ない、1つのシステムにおいては第5図に 示すように2つの1チップマイクロコンピュータ を使用する場合が増加している。ところが2つの 1 チップマイクロコンピュータを使用する方式は 各マイクロコンピュータ1 , 2ともROM , BAM,ALU、演算レジスタ、プログラムカウ

またROM, BAMを共用する2マイクロプロ セッサを内蔵して、1チップマイクロコンピュー タにおいてはBOMが同一アドレス空間にあり、

ンタ、インストラクションデコーダ、入・出力ポ

1命令ごとに実行するマイクロプロセッサを変え る方式であった。

〔 発明が解決しようとする問題点〕

ート等を別個に持っていた。

上述した従来の1チップマイクロコンピュータ を2個使用するシステムでは2つのチョプ構成に なるため突装面積も増加すると共に2つのマイクロプロセッサ間のデータ転送処理およびデータ転送用に入・出力ポートならびに交信用の信号譲等を必要とする欠点があった。

更に従来のROM・RAMを共用する2つのマイクロプロセッサを内蔵した1チップマイクロコンピュータの方式では一方のマイクロプロセッサが動作している間は、他のマイクロプロセッサが停止してい間は他方のマイクロプロセッサが動作するので、同一クロックの場合に、実質的に1マイクロプロセッサ方式に比べて実行スピードが半分になってしまうという欠点があった。

[問題点を解決するための手段]

本発明によれば、互いにアドレス空間が異なる リードオンリメモリおよびランダムアクセスメモ リを共有する2つのマイクロコンピュータを内蔵 する1チップマイクロコンピュータであって、各 マイクロプロセッサのリードオンリメモリをアク セスするタイミングと、ランダムアクセスメモリ

17. レジスタ18およびサンプリング回路19 がそれぞれ接続されている。

第2のマイクロプロセッサ側には入出力ポート 21~24と、プログラムカウンタ25と、イン ストラクションデコーダ26と、演算論理接置 (ALU)27と、レジスタ28と、サンプリン グ回路29とを有し、内部パス20には入出力ポート21~24、プログラムカウンタ25、ALU 27、レジスタ28およびサンプリング回路29 がそれぞれ接続されている。

ROM30にはプログラムカウンタ15,25 およびインストラクションデコーダ16,26が 接続されており、RAM40にはレジスタ18, 28およびサンプリング回路19,29が接続さ れている。

タイミング発生回路 5 0 からのタイミング信号

*1 はプログラムカウンタ1 5、インストラクションデコーダ1 6、レジスタ2 8 およびサンプリング回路 2 9 にそれぞれ供給され、タイミング信号 *1 はプログラムカウンタ2 5、インストラク

をアクセスするタイミングとをずらすことにより 両マイクロプロセッサの処理を同時に実行するよ りにしたことを特徴とする1チップマイクロコン ピュータが得られる。

〔寒焰例〕

次に本発明の実施例について図面を参照して説明する。

第1図は本発明の一突施例を示す。第1図において、本発明の一突施例は1チップマイクロコンピュータに2個のマイクロプロセッサ(以下CPUと称す)を内蔵するもので、耳にアドレス空間の異なるリードオンリメモリ(以下ROMと称する)30およびランダムアクセスメモリ(以下RAMと称する)40を共有するものである。

第1のマイクロプロセッサ側には入出力ポート
11~14と、プログラムカウンタ15と、インストラクションデコーダ16と、演算論連装置
(ALU)17と、レジスタ18と、サンプリン
グ回路19を有し、内部パス10には入出力ポート11~14、プログラムカウンタ15、ALU

ションデコーダ 2 6、レジスタ1 8 およびサンプ リング回路 1 9 にそれぞれ供給されるように構成 されている。

第2回は本発明の実施例におけるタイミング信 号のタイムチャートを示す。

解3回において、ROM30およびRAM40 をアクセスするタイミングは第1のマイクロプロセッサと第2のマイクロプロセッサの間で互いに位相を180ずらしてあるため、たとえば第1のマイクロプロセッサがROM30をアクセスしている間は、第2のマイクロプロセッサがRAM40をアクセスしている間は第2のマイクロプロセッサがRAM40をアクセスしている間は第2のマイクロプロセッサがRAM40をアクセスしている間は第2のマイクロプロセッサがRAM40をアクセスしている間は第2のマイクロプロセッサがROM30をアクセスする。

これは2つのマイクロプロセッサがROM30、 BAM40を共用しながら各マイクロプロセッサ の処理を時分割ではなく同時に行なうことができ ることを意味している。また各マイクロプロセッ で固有の処理は、プログラム中のCPU判断命令 によりそのプログラムが第1のマイクロプロセッ サで実行しているか事2のマイクロプロセッサで 実行しているのかの判断後に分岐して各マイクロ プロセッサ固有の処理をすることができる。 なお このマイクロプロセッサの判断命令は第2図で示 したタイミング信号を利用することによって容易 に実現が可能である。

第3図は、本発明の一実施例のうち2つのマイクロですり場合の一実施例のうち2つのでく別の処理を行なり場合のプログラム例を示す。第3図において、この場合は、ROM30、RAMのでおいて、この場合は、BOM30マイのの使用のであらから、BAMのでは、BOM30マイののでは、BOM30マイののないでは、BOM30マイクのないでは、BOM30ではBOM30では、BOM30ではBOM3

よびマイクロプロセッサ固有の領域のほかに、マイクロプロセッサの共通領域をもつことにより、この領域を介して第1のマイクロプロセッサと第 2のマイクロプロセッサの間のデータの交信を簡単に行なうことができる。

このように本実施例は2つのマイクロプロセッサを内蔵する1チップマイクロコンピュータでプログラムによりまったく関連のない2つの処理を行なう2つのマイクロコンピュータとして使用可能であり、また互いに関連を持ちながら処理を行なう2つのマイクロコンピュータとしての使用も可能である。

〔発明の効果〕

本発明は以上説明したように一般的な1チップマイクロコンピュータのROM・RAMの全チップ面積にしめる割合が50%前後で年々増加する傾向にあり、それ以外の部分である入・出力ポートをのぞけば30%前後であるため、入・出ポートの数を考慮すれば、従来の1CPU方式の1チップマイクロコンピュータに比べて大きなコスト

3 0 の 1 部に共有エリアをあらかじめ確保し、第 1 のマイクロプロセッサと第 2 のマイクロプロセッサの共通処理 3 ~ 6 をサブルーチン (サブルーチン 1 · 2)化して R O M 3 0 に記憶させることにより、メインルーチンは各マイクロプロセッサそれぞれもちながら R O M 使用効率を上げることができる。

アップにはならず、しかも並列処理のため金体の 処理スピードが大巾に向上するため非常に有用で ある等の効果がある。

4. 図面の簡単な説明

第1図は、本発明一実施例であるROM・RAMを共用する2つのマイクロプロセッサを内蔵する1チップマイクロコンピュータを示すロック図、第2図は本発明の一実施例におけるROMおよびRAMのアクセスタイミングを示す図、第3図は、本発明の一実施例のうち、2つかせずにプログラム上関連をもたた例で示す図、第4図は、本発明の一実施例のうち2つにでいて、第4図は、本発明の一実施例のうち2つにでいて、第4図は、本発明の一実施例のうちってイータの交信を行ないながら、共通した処理を行なわせる場合のプログラム例を示す図である。

10,20……内部パス、11~14,21~ 24……入出力ポート、15,25……プログラ

特開昭62-24356(4)

ムカウンタ、16,26……インストラクション デコーダ、17,27……演算論理接置、18, 28……レジスタ、19,29……サンプリング 回路、30……ROM、40……RAM、50… …タイミング発生回路。

代題人 弁理士 内 原 晉/

